BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-122093

(43)Date of publication of application: 15.05.1989

(51)Int.CI.

G11C 11/34 H03K 19/173

(21)Application number : 62-280750

(71)Applicant: HITACHI LTD

(22)Date of filing:

06.11.1987


(72)Inventor: ITO AKIRA

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To speed up an access time by providing a selecting circuit to read out continuously when one of address designations be ports is a writing and the other is a reading in a multiport memory.

CONSTITUTION: Two ports A and B able to access independently are provided in the multiport memory. Address signals to the two ports are inputted to an address decoder which is not illustrated, compared by an address comparing circuit AC, and when they coincide with each other, a detection signal am becomes high–level. A data selecting circuit DSL is also provided and the output of the port B and the writing data of the port A or the output data of a lead amplifier are received here. In this structure, when the ports A and B are simultaneously selected by a writing and a reading modes respectively and the signal am becomes high–level, the circuit DSL outputs the data from the port A as reading data of the port B as it are. Thus, an access can be speeded up.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1 - 122093

審査請求

@Int_Cl_4

識別記号

庁内整理番号

匈公開 平成1年(1989)5月15日

(全10頁)

G 11 C 11/34 H 03 K 19/173 K-8522-5B 7328-5J

発明の数 1

劉発明の名称 半導体記憶装置

②特 願 昭62-280750

②出 願 昭62(1987)11月6日

⑩発明者 伊藤

明 東京都青梅市今井2326番地 株式会社日立製作所デバイス

未請求

開発センタ内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 徳若 光政

- 発明の名称
 半導体記憶装置
- 2. 特許請求の範囲

 - 2. 上記半導体記憶装置は、2個のポートを持つ ものであることを特徴とする特許領求の範囲第

- 1 項記載の半導体記憶装置。
- 3. 上記半導体配憶装置は、ゲートアレイ集積回路に内蔵されるものであることを特徴とする特許状の範囲第1項又は第2項記載の半導体記憶装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体配包装置に関するもので、 例えば、ゲートアレイ集積回路等に内蔵される ジボートメモリ等に利用して有効な技術に関するも のである。

(従来の技術)

多ポートメモリを内蔵するゲートアレイ集 役回 略がある。これらの多ポートメモリは、上記ゲー トアレイ集 税回路が例えばコンピュータ等のディ ジタル処理装置を構成するとき、例えばレジスタ ファイル等として用いられる。

多ポートメモリについては、例えば、「アイ・ イー・イー・イー(1EEE)1987、シー・ アイ・シー・シー(CICC:Custom Integrated Circuits Conference) 資料」第195頁 ~第198頁に記載されている。

(発明が解決しようとする問題点)

多ポートメモリがコンピュータ等のレジスタフ ァイルとして用いられる場合、一方のポートは読

この発明の前記ならびにその他の目的と新規な 特徴は、この明報書の記述及び添付図面から明ら かになるであろう。

(問題点を解決するための手段)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。 すなわち、多ポートメモリに、複数のポートにより指定されるアドレスが一致しかつその一方及び他方のポートがそれぞれ容を込みモード及び読み出しモードとされるとな、一方のポートから供給される音を込みデータをそのまま他方のポートの読み出しデークとして伝達するデータ選択回路を続けるものである。

(作用)

上記した手段によれば、複数のポートにより指定されるアドレスが一致しかつその一方及び他方のポートがそれぞれ書き込みモード及び読み出しモードとされる場合でも、メモリセルを介することなく、最新の書き込みデータを他方のポートに伝達できるため、このような場合における多ポー

み出し専用ポートとされることが多い。このとき、 他方のポートが書き込みモードとされかつ両ポートにより指定されるアドレスが一致した場合、他 方のポートの書き込み動作が終了した時点で一方 のポートの読み出し動作を実行する上記後者の方 法が探られることが多い。

しかし、このような方法を探った場合、読み出しモードとされるポートの待ち合わせ時間が長くなり、結果的に多ポートメモリのアクセスタイムが遅くされる。このため、多ポートメモリを含むコンピュータ等の資質速度が遅くされ、その処理能力が制限される。

この発明の目的は、複数のポートにより指定されるアドレスが一致しかつその一方及び他方のポートがそれぞれ容を込みモード及び読み出しモードとされる場合でも、最新の容を込みデータを高速に読み出しうる多ポートメモリを提供することにある。この発明の他の目的は、多ポートメモリを含むディジタル処理装置の処理能力をさらに向上させることにある。

トメモリの統み出し動作に要する時間を短縮し、 多ポートメモリの総体的なアクセスタイムを高速 化することができる。これにより、多ポートメモ リを含むディジタル処理装置の演算速度を高速化 し、その処理能力を高めることができる。

(実施例)

集積四路の図示されない他の回路 兼子とともに、 特に関限されないが、単結晶シリコンのような 1 個の半導体基板上に形成される。

この実施例の多ポートメモリは、アドレスパス BAAとデータバスBDAならびにイネーブル信 号線ENA及びリードライト信号線R/Wを介し て、ディジタル処理装置の図示されない第1のメ モリ制御回路に結合され、また、アドレスパスB ABとデータバスBDB及びイネーブル信号線E NBを介して、ディジタル処理装置の図示されな い第2のメモリ制御回路に結合される。これによ り、この実施例の多ポートメモリは、上記第1及 び第2のメモリ制御回路を介してそれぞれ独立に アクセス可能なデュアルポートメモリとして機能 する。このうち、アドレスパスBAA等に結合さ れるポートAは、特に制限されないが、書き込み 動作及び読み出し動作ともに可能な入出力両用ポ ートとされ、アドレスパスBAB等に結合される ポートBは、銃み出し専用ポートとされる。ポー トAの動作モードは、リードライト信号R/Wに

セルMCのラッチの入出力ノードは、Nチャンネル型の伝送ゲートMOSFETQ1及びQ2を介して、対応する相補データ線DA0・DA0~DAn・DAnの非反転借号線及び反転借号線にそれぞれ共通結合される。また、同様なNチャンネル型の伝送ゲートMOSFETQ3及びQ4を介して、対応する相補データ線DB0・DBn・DBnの非反転借号線及び反転信号線にそれぞれ共通結合される。十1個のメモリアレーの行に配置されるn+1個のメモリアルMCの伝送ゲートMOSFETQ1,Q2及びMOSFETQ3,Q4のゲートは、対応するワード線WB0~WBmにそれぞれ共通結合される。

これにより、各メモリセルMCのラッチの入出カノードは、対応するワード線WAO~WAmが択一的にハイレベルの選択状態とされることで、対応する相補データ線DAO・DAO~DAロ・DAnに選択的に結合される。また、対応するワード線WBO~WBmが択一的にハイレベルの選

よって協定される。

第3回において、多ポートメモリは、特に制限されないが、スタティック型メモリセルが格子状に配置されてなるメモリアレイMARYを基本構成とする。

メモリアレイMARYは、第2図に示されるように、水平方向に平行して配置されるワード線WAの~WAm及びWBの~WBmと、垂直方向に平行して配置される相補データ線DAの・ \overline{DA} の \overline{DA} の \overline{DA} の \overline{DA} 0 \overline{DB}

メモリアレイMARYの各メモリセルMCは、第2図に例示的に示されるように、その入力値子及び出力過子が互いに交差接続される2個のCMOSインバータ回路N5及びN6をそれぞれ合む。これらのインバータ回路は、メモリセルMCの記憶集子となるラッチを構成する。メモリアレイMARYの同一の列に配置されるm+1個のメモリ

択状態とされることで、対応する相補データ線 DBO・DBO~DBn・DBnに選択的に結合されるものとなる。

メモリアレイMARYのワード線WAO〜WAmは、アドレスデコーダADAに結合され、択一的にハイレベルの選択状態とされる。同様に、メモリアレイMARYのワード線WBO〜WBmは、アドレスデコーダADBに結合され、択一的にハイレベルの選択状態とされる。

アドレスデコーダ A D A には、 換述するアドレスパッファ A B A から I + 1 ピットのアドレス信号 a a 0 ~ a a i が供給され、また 後述するタイミング発生回路 T C からタイミング信号 e a a が供給される。 同様に、 アドレスデコーダ A D B には、 後述するアドレスパッファ A B B から i + 1 ピットのアドレス信号 a b 0 ~ a b i が供給され、またタイミング発生回路 T C からタイミング信号 e a b が供給される。

アドレスデコーダADAは、上記タイミング信 号 ø a a がハイレベルとされることで、選択的に 動作状態とされる。この動作状態において、アドレスデコーダADAは、上記アドレス個号aa0 ペロコードし、メモリアレイMARYの対応する1本のワード線WA0~WAmを択一的にハイレベルの選択状態とする。同様に、ア・ローダADBは、上記アドレス個号ab0~ab は、上記アドレス個号ab0~ったで、メモリアアレイMARYの対にハイレをデコードはWB0~WBmを択一的にハイレスルの選択状態とする。

アドレスパッファABAは、ディジタル処理装置の図示されない第1のメモリ制御回路からアドレスパスBAAを介して供給されるアドレス信号aa0~aaiを取り込み、保持する。これらのアドレス信号aa0~aaiは、上記アドレスデコーダADAに供給されるとともに、後述するアドレス比較回路ACの一方の人力嫡子に供給される。同様に、アドレスパッファABBは、ディジ

Cの出力信号すなわちアドレス一致検出信号 a m として、タイミング発生回路TG及びデータ選択 回路DSLに供給される。

アドレス比較回路ACの排他的論理和回路EX 1~EX3の出力信号は、対応する上記アドレス 信号aa0~aai及びアドレス信号ab0~a biが一致しないとき、それぞれハイレベルとさ れる。また、対応する上記アドレス信号aa0~ aai及びアドレス信号ab0~abiが一致す るとき、それぞれロウレベルとされる。

ノアゲート回路NOGIの出力信号すなわちアドレス一致検出信号amは、上記排他的論理和回路EX1~EX3の出力信号が一つでもハイレベルであるとき、すなわちアドレス信号aa0~aai及びアドレス信号ab0~abiが1ピットでも一致しないとき、ロウレベルとされる。アドレス一致検出信号amは、上記排他的論理和回路EX1~EX3の出力信号がすべてロウレベルであるとき、すなわちアドレス信号aa0~aai及びアドレス信号ab0~abiが全ピット一致

タル処理装置の図示されない第2のメモリ制御回路からアドレスパスBABを介して供給されるアドレスパスBABを介して供給されるアドレス信号ab0~abiは、上記アドレスデコーダADBに供給されるとともに、上記アドレス比較回路ACの他方の入力嫡子に供給される。

アドレス比較回路ACは、第1図に示されるよ うに、i+1個の排他的論理和回路BX1~BX 3 とi+1入力のノアゲート回路NOG1とを含 む。排他的論理和回路BX1~BX3の一方の分対 がよ子には、上記アドレスペッファABAから対 応するアドレス信号aa0~aaiがそれぞれ供 給される。また、これらの排他的論理和回路BN がら対応するアドレス信号ab0~abiがそれ がら対応するアドレス信号ab0~abiがそれ がら対応するアドレスには、上記での排他的論理を がら対応するアドレスには、アドレスの がの人力端子には、ノアゲート回路NOG1の対応 するの山力信号は、ファゲート 回路NOG1の出力信号は、アドレス比較回路NO

したとき、ハイレベルとされる。

一方、第 3 図において、メモリアレイMARYの相補データ線 D A 0 · D A 0 ~ D A n · D A n は、ライトアンプW A A 及びリードアンプR A A の対応する単位回路にそれぞれ結合される。同様に、メモリアレイM A R Y の相補データ線 D B 0 · D B 0 ~ D B n · D B n は、リードアンプR A B の対応する単位回路にそれぞれ結合される。

ライトアンプWAA及びリードアンプRAAは、それぞれロ+1個の単位回路を含む。ライトアンプWAAの各単位回路の入力端子は、データバッファDBAの対応するピットに結合され、その出力端子は、メモリアレイMARYの対応する相様デーク線DAO・DAO・DAO・DAO・Cそれにお合される。リードアンプRAAの各単位回路の入力端子は、ライトアンプWAAの対応する単位回路の入力端子にそれぞれ共通結合され、その出力端子にそれぞれ共通結合される。ライトアンプWAAの各単位回路には、タイミングWAAの各単位回路には、タイミングWAAの各単位回路には、タイミング

発生回路TCからタイミング信号 w w w が共通に 供給される。

ライトアンプWAAの各単位回路は、多ポート メモリのボートAが書き込みモードで選択状態と され上記タイミング信号φwaがハイレベルとさ れることによで、選択的に動作状態とされる。こ の動作状態において、ライトアンプWAAの各単 位回路は、データバッファDBAから供給される 書き込みデータda0~danに従った相補書き 込み信号を形成し、メモリアレイMARYの対応 する相補データ独DAO・DAO~DAn・DA Tに伝達する。これにより、メモリアレイMAR Yの選択されたワード線WAO~WAmに結合さ れるn+1個のメモリセルMCに対して、書き込 みデータda0~danが書き込まれる。データ バッファDBAから出力される書き込みデータd a 0 ~ d a n は、後述するデータ選択回路 D S L の一方の入力嫡子にも供給される。

リードアンプRAAの各単位回路は、多ポート メモリのポートAが読み出しモードで選択状態と

対応する相補データ線DBO・DBO~DBn・DBnを介して出力される読み出し信号を増幅し、読み出しデータdr0~drnとして、データ選択回路DSLの他方の入力嫡子に伝達する。

データ選択回路 D S L は、第 1 図に示されるように、 n + 1 個のクロックドインバータ回路 C N 1 ~ C N 3 と、これらのクロックドインバータ回路 C 対応して設けられる n + 1 個のクロックドインバータ回路 C N 4 ~ C N 6 及びインバータ回路 N 1 ~ N 3 を全む。

クロックドインパータ回路CNI~CN3の入力過子は、データ選択回路DSLの上記他方の入力過子とされ、リードアンプRABの対応する単位回路の出力過子にそれぞれ結合される。同様に、クロックドインパータ回路CN4~CN6の入力過子は、データ選択回路DSLの上記一方の入力過子とされ、リードアンプRAAの対応する単位回路の出力竭子すなわちライトアンプWAAの対応する単位回路の入力過子にそれぞれ共通結合される。クロックドインパータ回路CN1~CN3

されるとき、メモリアレイMARYの選択された ワード線WAO~WAmに結合されるn+1のメ モリセルMCから対応する相補データ線DAO・ DAO~DAn・DAnを介して出力される読み 出し信号を増幅し、読み出しデータdaO~da nとして、上記データバッファDBAに伝達する。 リードアンプRAAから出力される読み出しデー タdaO~danは、データ選択回路DSLの一 方の入力端子にも供給される。

一方、リードアンプRABは、同様に n + 1 個の単位回路を含む。これらの単位回路の入力端子は、上記メモリアレイMARYの対応する相補データ線DB0・DB0~DBn・DBnにそれぞれ結合され、その出力端子は、後述するデータ選択回路DSLの対応するピットの他方の入力端子に結合される。

リードアンプRABの各単位回路は、多ポート メモリのポートBが選択状態とされるとき、メモ リアレイMARYの選択されたワード線WB0~ WBmに結合されるn+1のメモリセルMCから

の出力増子は、対応するクロックドインバータ回路 CN4~CN6の出力増子にそれぞれ結合され、さらに対応するインバータ回路 N1~N3の入力増子に共通結合される。クロックドインバは、スーロックトがよる。またクロック人力増子には、スーロシーのは、上記では、スーロシーののインバータ回路 N1~CN3の分をは、たりには、カーシーののインバータ回路 N1~CN3の出力信号は、統み出して、スーロング・レスーのでは、よる。が共通に供給される。インバータ回路 N1~N3の出力信号は、統み出しデータは b0~d bnとされ、データバッファ DBBに供給される。

ポートAを介して供給されるアドレス信号 a a 0 ~ a a i とポートBを介して供給されるアドレス信号 a b 0 ~ a b i が 1 ピットでも一致せず、アドレス一致検出信号 a m がロウレベルとされるとき、反転アドレス一致検出信号 a m はハイレベルとなる。したがって、データ選択回路 D S L は、

対応するポートBのリードアンプRABから供給 される読み出しデータdr0~drnを選択し、 データバッファDBBに伝達する。一方、上記ア ドレス信号aa0~aai及びアドレス信号ab Q~abiが全ビット一致し、アドレス一致検出 信号amがハイレベルとされるとき、反転アドレ スー致検出信号amはロウレベルとなる。このと き、ポートAが審き込みモードとされると、デー 夕選択回路DSLは、ポートAのデータバッファ DBAから供給される費き込みデータ da0~d anを選択し、読み出しデータdb0~dbnと してデータバッファDBBに伝達する。一方、こ のとき、ポートAが読み出しモードとされると、 データ選択回路DSLは、ポートAのリードアン プRAAから供給される読み出しデータda0~ danを選択し、読み出しデータdb0~dbn としてデータバッファDBBに伝達する。

データバッファ D B A は、 n + 1 個のデータ入 カバッファ及びデータ出力バッファを含む。この うち、各データ入力バッファの入力嫡子は、デー

ハイインピーダンス状態とされる。

データバッファDBAのデータ出力バッファは、ポートAが続み出しモードで選択状態とされ上記タイミング信号中のaがハイレベルとされることで、選択的に動作状態とされる。この動作状態において、各データ出力バッファは、リードアンプRAAから供給される読み出しデータdaO~danを、データバスDBAを介して、労和回回路に送出する。タイミング信号中のaがロウレベルとされるとき、データバッファDBAの各データ出力バッファの出力はハイインピーダンス状態とされる

同様に、データバッファDBBは、n+1個のデータ出力バッファを含む。これらのデータ出力バッファの入力協学は、上記データ選択回路DSLの対応するインバータ回路N1~N3の出力協学にそれぞれ結合され、その出力協学は、データバスBDBの対応するピットに結合される。データバッファDBBの各データ出力バッファには、

タバスBDAの対応するピットにそれぞれ結合され、その出力婦子は、上記ライトアンプWAAの対応する単位回路の入力婦子すなわちリードアンプRAAの対応する単位回路の出力婦子に結合・一方、データバッファDBAの各データルがある。一方の入力婦子は、リードアンプRAAの対応する単位回路の出力婦子にそれぞれのと記でータ入力バッファの出力婦子は、データバスBDAの対応するピットすなわち対応するデータ入の対応するデータ入力がカウェの入力婦子に共通結合される。データは、クイミング発生回路TGからタイミング借号。。

データバッファDBAのデータ入力バッファは、ポートAが容を込みモードで選択状態とされるとき、データバスBDAを介して供給される音を込みデータはa0~danを相補書を込み信号とし、ライトアンプWAAに伝達する。ポートAが非選択状態又は読み出しモードとされるとき、データバッファDBAの各データ入力バッファの出力は

タイミング発生回路TGからタイミング信号 ø o bが共通に供給される。

データバッファDBBの各データ出力バッファは、ボートBが選択状態とされ上記タイミング信号 oobがハイレベルとされることで、選択的に動作状態とされる。この動作状態において、各データ出力バッファは、データ選択回路DSLから伝達される読み出しデータdb0~dbnを設置の図示されない第2のメモリ制御回路に送出する。タイミング信号 oobがロウレベルとされるとき、データバッファDBBの各データ出力バッファの出力はハイインピーダンス状態とされる。

次に、この実施例の多ポートメモリの動作の概 要を説明する。

第3図において、多ポートメモリのポートAは、イネーブル低号 BNAがハイレベルとされることで、ポートBとは独立に選択状態とされる。このとき、ポートAの動作モードは、前述のように、リードライト個号 R/Wに従って選択的に書き込

みモード又は読み出しモードとされる。同様に、多ポートメモリのポートBは、イネーブル個号ENBがハイレベルとされることで、ポートAとは独立に選択状態とされる。ポートBの動作モードとは、常に読み出しモードとされる。前述のように、この実施例の多ポートメモリは、コンピュータ等のディジタル処理装置のレジスタファイルと、通常コンピュータ等のシステムクロックに従ってした。では状状態とされる。含うまでもなく、ボートA及びポートBは、それぞれ単独に選択状態とすることができる。

ポートAが読み出しモードで選択状態とされると、多ポートメモリではまずタイミング信号 ø a aがハイレベルとされ、やや遅れてタイミング信号 ø o a がハイレベルとされる。

タイミング信号 e a a がハイレベルとされることで、アドレスデコーダ A D A によるワード線 W A 0 ~W A m の選択動作が開始される。メモリアレイ M A R Y のワード線 W A 0 ~ W A m が択一的

nが供給される。

タイミング信号 e a a がハイレベルとされることで、アドレスデコーダ A D A が勤作状態とされ、読み出しモードと同様に、メモリアレイ M A R Y のワード線 W A 0 ~ W A m の 透択動作が開始される。これにより、メモリアレイ M A R Y の対応するワード線 W A 0 ~ W A m が択一的に選択状態とされ、このワード線に結合されるn + 1 個のメモリセル M C が、対応する伝送ゲート M O S F B T Q 1 及び Q 2 を介して、対応する相補データ線 D A 0・D A n にそれぞれ結合さ

タイミング信号 owa がハイレベルとされると、
ライトアンプWAAの各単位回路は、 書き込みデータ da 0 ~ danに従った相福書き込み信号を
形成し、メモリアレイMARYの相補データ線 D
A 0・DAO~DAn・DAnに伝達する。これにより、選択されたワード線に結合されるn+1
個のメモリセルMCに対して、 書き込みデータ da0~danが書き込まれる。

にハイレベルの選択状態とされることで、このワード線に結合されるn+1個のメモリセルMCの伝送ゲートMOSFETQ1及びQ2が一斉にオン状態となり、これらのメモリセルMCの記憶デークに従った読み出し信号が、相補データ線DAO・DAO・DAO・DAOに出力される。これらの読み出し信号は、リードアンプRAAの対応する単位回路によって増幅され、データバッファDBAに伝達される。

データバッファDBAに伝達された談み出しデータ da0~danは、タイミング信号 e o aがハイレベルとされることで、データバスBDAを介して、ディジタル処理装置の図示されない第1のメモリ制御回路に送出される。

一方、多ポートメモリのポートAが書き込みモードで選択状態とされると、多ポートメモリではまずタイミング信号 e a a がハイレベルとされ、やや遅れてタイミング信号 e w a がハイレベルとされる。ライトアンプWAAには、データバッファDBAを介して、書き込みデータ d a 0 ~ d a

多ポートメモリのポートBは、イネーブル信号 BNBがハイレベルとされることで選択状態とされ、読み出しモードとされる。これにより、タイミング信号 φ a b 及び φ o b が所定の時間差をもってハイレベルとされる。

タイミング信号 øa b がハイレベルとされることで、メモリアレイ M A R Y のワード線 W B 0 ~ W B m が択一的に選択状態とされ、このワード線 C 応結合される n + 1 個のメモリセルM C の記憶データに従った読み出し信号が、相補データ線 D B 0・D B 0・D B n に出力される。これらの読み出し信号は、リードアンプ R A B の対応する単位回路によって増幅され、データ選択回路 D S L の一方の入力過子に伝達される。

多ポートメモリのポートBが単独で選択状態とされるとき、又はポートAと同時に選択状態とされかつ両ポートから供給されるアドレス信号aa0~aai及びab0~abiが一致せずアドレス一致検出信号amがロウレベルとされるとき、データ選択回路DSLは、ポートBのリードアン

プRABから伝達される読み出しデータdr0~ drnを、読み出しデータdb0~dbnとして、 データバッファDBBに伝達する。一方、多ポー トメモリのポートBが、ポートAと同時に選択状 您とされ、かつ両ポートから供給されるアドレス 信号aa0~aal及びab0~abiが一致し て上記アドレス一致検出信号amがハイレベルと されるとき、データ選択回路DSLは、ポートA のデータバッファDBAから供給される書き込み データda0~dan又はリードアンプRAAか ら山力される銃み出しデータda0~danを、 ポートBに対する読み出しデータdr0~drn として、データバッファDBBに伝達する。この とき、特に制限されないが、ボートAによる書き 込み動作又は読み出し動作のみが実行され、ポー トBのアドレスデコーダADBによるワード線の 選択動作とリードアンプR A B による増幅動作は 焚止される.

データパッファ DBBに伝達された読み出しデータ d b 0 ~ d b n は、タイミング信号 ø o b が

RAAから出力される読み出しデータda0~d anを受けるデータ選択回路DSLが設けられる。 ポートA及びポートBがそれぞれ音き込みモード 及び統み出しモードで同時に選択状態とされかつ 両ボートにより指定されるアドレスが一致して上 記アドレス一致校出信号amがハイレベルとされ ると、データ巡択回路DSLは、ポートAの書き 込みデータda0~danを、ポートBに対する 読み山しデータdb0~dbnとして選択し、デ ータパッファDBBに伝達する。つまり、ポート Aから入力された書き込みデータda0~dan は、メモリアレイMARYの選択されたメモリセ ルMCを介することなく、ポートBの読み出しデ ークとして出力される。このため、ポートA及び ポートBがそれぞれ暫き込みモード及び読み出し モードで同時に選択状態とされかつ両ポートによ り指定されるアドレスが一致した場合でも、ボー トBには適常の読み出し動作と同様なタイミング で最新の敬き込みデータに相当する統み出しデー 夕が出力される。これにより、多ポートメモリの

ハイレベルとされることで、データバスBDBを 介して、ディンタル処理装置の図示されない第2 のメモリ制御回路に送出される。

以上のように、この実施例の多ポートメモリに は、それぞれ独立してアクセス可能な2個のボー トA及びポートBが設けられ、これらのポートに 対応してアドレスデコーダADA及びADBが設 けられる。両ポートを介して供給されるアドレス 信号aa0~aai及びab0~abiは、それ ぞれ対応するアドレステコーダに供給されるとと もに、アドレス比較回路ACに供給され、ピット ごとに比較・照合される。この結果、両アドレス 信号が全ピット一致すると、アドレス一致検出信 号amが選択的にハイレベルとされる。ポートB のリードアンプRABと対応するデータバッファ DBBとの間には、その一方の入力婦子にポート BのリードアンプRABから出力される読み出し データdr0~drnを受け、他方の入力端子に ポートAのデータバッファDBAから出力される 音を込みデータはa0~dan又はリードアンプ

アクセスタイムは設合的に高速化され、多ポート メモリを含むディジタル処理装置の処理能力がさ らに向上されるものである。

以上の本実施例に示されるように、この発明を ゲートアレイ集積回路等に内蔵される多ポートメ モリ等の半導体記憶装置に適用した場合、次のよ うな効果が得られる。すなわち、

(1) 多ポートメモリに、複数のポートにより指定されるアドレスが一致しかつその一方及び他方のポートがそれぞれ書き込みモード及び読み出しモードとされるとき、一方のポートから供給される音き込みデータをそのまま他方のポートの出力回路に伝達するデータ選択回路を設けることで、メモロボートから供給される音き込みデータを、メモリアレイの選択されたメモリセルを介することなく、他方のポートの読み出しデータとして出力できるという効果が得られる4

(2)上記(1)項により、複数のポートにより指定されるアドレスが一致しかつその一方及び他方のポートがそれぞれ書き込みモード及び読み出しモード

とされる場合でも、多ポートメモリの読み出し動作を通常の読み出し動作と同様に高速化できるため、多ポートメモリのアクセスタイムを総合的に 高速化できるという効果が得られる。

(3)上記(1)項及び(2)項により、多ポートメモリを含むディジタル処理装置の演算速度を高速化し、その処理能力をさらに高めることができるという効果が得られる。

以上本発明者によってなされた発明を連絡例に 基づき具体的に説明したが、この発明は上記実施 例に限定されるものではなく、その要皆を逸脱しない。例にを選択であったとはいうまで、おいいのではないのではないのではない。 ない。例えば、第3図のブロック図においた及びボートA及びボートBはともに書き込みをしてもよい。 かし、逆にボートAを書き込みを用ポートとしまない。 いし、逆にボートAを書き込みを用ポートとしまた、 の大きない。ない。ない。ない。ない。ない。ない。ない。ない。ない。ないでは、カートとしまない。ないでは、カートを選択できるようにしているが、カラムス

Yの相補データ線も選択できるようにすることも よい。メモリアレイMARYは、複数のメモリマ ットによって構成されるものであってもよいし、 第2図に示されるメモリセルM C の具体的な構成 は、この実施例によって制限されない。また、ス タティック型メモリセルMCが格子状に配置され てなるメモリアレイMARYに代えて、標準的な フリップフロップが格子状に配置されてなるアレ イを用いることもよい。第1図において、アドレ ス比較回路ACは、アドレス信号aa0~aai 及びab0~abiが相補信号であれば、既成の 排他的論理和回路を用いず、標準的な論理ゲート 回路を組み合わせることで構成してもよい。同様 に、データ選択回路DSしは、クロックドインバ ータ回路に代えて、標準的な論理ゲート回路を組 み合わせて用いることもよい。さらに、第1図及 び第2図に示されるアドレス比較回路AC,デー 夕選択回路DSL及びメモリアレイMARYの具 体的な回路構成は、種々の実施形態を採りうるし、

系選択回路を設けることで、メモリアレイMAR

第3 図に示される多ポートメモリのブロック構成 やアドレス信号及び制御信号等の組み合わせは、 種々の実施形態を採りうる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるゲートアレイ集積回路に内蔵される多ポートメモリに適用した場合について説明したが、それに限定されるものではなく、例えば、多ポートメモリとして単独で形成されるものや他の各種のディジタル集積回路に内蔵される同様な多ポートメモリにも遺用できる。本発明は、少なくとも任意に独立してアクセス可能な複数のポートを持つ半導体記憶装置又はこのような半導体記憶装置を内蔵するディジタル装置に広く適用できる。

(発明の効果)

本願において関示される発明のうち代衷的なものによって得られる効果を簡単に説明すれば、下記のとおりである。すなわち、多ポートメモリに、複数のポートにより指定されるアドレスが一致しかつその一方及び他方のポートがそれぞれ音き込

みモード及び統み出しモードとされるとき、一方のポートから供給される音き込みデータをそのまま他方のポートの統み出しデータとして伝達するデータ選択回路を設けることで、このような場合における多ポートメモリの統み出し動作を通常の統み出し動作と間様に高速化できるため、多ポートメモリのアクセスタイムを総合的に高速化できる。これにより、多ポートメモリを含むディンタル処理装置の演算速度を高速化し、その処理能力をさらに高めることができる。

4. 図面の簡単な説明

第1 図は、この発明が適用された多ポートメモリのアドレス比較回路及びデータ選択回路の一実施例を示す回路図、

第2図は、この発明が適用された多ポートメモ リのメモリアレイの一実施例を示す回路図、

第3図は、第1図及び第2図のアドレス比較回路とデータ選択回路及びメモリアレイを含む多ポートメモリの一実施例を示すプロック図である。 AC・・・アドレス比較回路、DS L・・・デ

特開平1-122093 (10)


第 1 図

一夕選択回路、N1~N6···CMOSインバータ回路、CN1~CN6···クロックドインバータ回路、EX1~EX3···排他的論理和回路、NOG1····ノアゲート回路。


MARY・・・メモリアレイ、MC・・・メモ リセル、Q1~Q4・・・NチャンネルMOSF ET。


A D A . A D B · · · アドレスデコーダ、W A A · · · ライトアンプ、R A A . R A B · · · リードアンプ、A B A . A B B · · · アドレスバッファ、D B A . D B B · · · データパッファ、T C · · · タイミング発生回路。

代理人弁理士 徳若 光政



第 2 図





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.